Chapter1 概論
1-1 EGO1 可程式化邏輯開發板
1.1.1 一元素 Xilinx EGO1
1-2 Xilinx Vivado介紹
1.2.1　Vivado FPGA 開發工具
1.2.2　Vivado軟體下載
1.2.3　安裝 Xilinx Vivado
1-3 開始使用 Vivado Xilinx
1.3.1　建立Vivado專案1
1.3.2　建立Vivado專案2
1.3.3　I/O腳位的指定
1.3.4　產生bitstream之分析與合成
1.3.5　FPGA的燒錄
1-4 FPGA 現場可程式化邏輯閘陣列原理
1.4.1 CPLD/FPGA 可規劃邏輯元件
1.4.2 可規劃邏輯單元CLB
Chapter2 加法器電路設計
2-1 半加器
2.1.1 創建半加器
2.1.2 模擬半加器
2-2 全加器
2.2.1 創建全加器電路
2.2.2 模擬全加器
2-3 四位元加法器
2.3.1 電路圖編輯四位元加法器
2.3.2 模擬四位元加法器
2-4 練習題
2.4.1 八位元加法器
2.4.2 四位元乘法器
Chapter3 Verilog硬體描述語言
3-1 Verilog簡介
3.1.1　硬體描述語言Verilog
3.1.2　Verilog基本語法
3-2 模組與階層化設計
3.2.1　階層化設計
3-3 加法器比較
3.3.1 前瞻進位加法器
3.3.2 八位元漣波進位加法器與八位元前瞻進位加法器性能比較
3-4 Verilog語法與範例
3.4.1　四位元比較器與運算子
3.4.2　Verilog數字表達
3.4.3　四位元ALU算術邏輯單元
3.4.4　計數器
3.4.5　2對1選擇器
3.4.6　FIFO數據緩衝器
3.4.7　16乘8唯讀記憶體
3-5 練習題
3.5.1　八位元加法器比較
3.5.2　解碼器編碼器設計
3.5.3　算術移位運算單元
3.5.4　進位器跳躍加法
3.5.5　4對1選擇器
Chapter4 除頻器
4-1 除頻器設計
4.1.1 除2之除頻器
4.1.2 模擬除2之除頻器
4-2 除50除頻器設計
4.2.1 VERILOG編輯除50之除頻器
4.2.2 模擬除50之除頻器
4-3 除頻器整合設計
4.3.1 除頻器模組整合
4.3.2 整合除頻器的驗證
Chapter5 EGO1基本單元 LED燈、七段顯示器、按鈕、指撥器
5-1 LED跑馬燈設計
5.1.1 電路圖編輯跑馬燈
5.1.2 Verilog狀態機
5-2 七段顯示器設計
5.2.1 電路圖編輯七段顯示器
5.2.2 七段顯示器實作
5-3 按鈕開關(KEY)設計
5.3.1 電路圖編輯按鈕開關
5-4 指撥器控制LED
5-5 練習題
5.5.1 跑馬燈1
5.5.2 跑馬燈2
5.5.3　七段顯示器
Chapter6 轉換器
6-1 類比/數位轉換器(ADC)
6.1.1 類比/數位轉換器ADC介紹
6.1.2 ADC0804 動作順序
6-2 Xilinx XADC 類比/數位轉換器
6.2.1 XADC類比/數位轉換器實作
6-3 數位/類比轉換器(DAC)
6.3.1 DAC0832介紹
6.3.2 電路圖編輯數位/類比轉換器
6.3.3 數位/類比轉換器實作
6-4 練習題
6.4.1 用按鈕紀錄XADC轉換結果
6.4.2 實驗DAC0832轉換控制
Chapter7 UART 串列埠
7-1 UART串列埠簡介
7-2 UART串列埠基本操作
7-3 練習題
7.3.1 UART打字機
7.3.2 以UART顯示XADC轉換結果
Chapter8 8乘8 LED 矩陣
8-1 8乘8 LED矩陣
8.1.1 8乘8 LED 矩陣及解碼器介紹
8.1.2 電路圖編輯
8.1.3 LED 矩陣實作
8-2 小綠人
8.2.1 小綠人之電路圖編輯
8.2.2 小綠人之LED 矩陣實作
8-3 8乘8 LED矩陣增加亮度
8.3.1 整體電路介紹
8-4 練習題
8.4.1 擲骰子
8.4.2 紅綠燈
Chapter9 VGA 輸出控制
9-1 VGA控制訊號
9.1.1 VGA 時序規格
9.1.2 電路圖編輯VGA
9.1.3 VGA 圖形輸出實作
9-2 練習題
9.2.1 改變移動方向
9.2.2 改變顏色及圖案
Chapter10 專題設計
10-1 音樂盒
10.1.1 音樂盒電路圖
10-2 數位時鐘
10.2.1 數位時鐘電路圖
10.2.2 數位時鐘之實作結果
10-3 閃子彈遊戲
10.3.1 閃子彈遊戲電路圖
10.3.2 閃子彈遊戲之實作結果
10-4 練習題
10.4.1 鬧鐘
10.4.2 骰子比大小遊戲
10.4.3 音樂播放器
10.4.4 約翰找鑰匙遊戲
附錄 1
附1-A HY-SRF05測距雷達
附1-B 4乘4數字鍵盤
附1-C 伺服馬達
附1-D LFSR亂數產生器
附1-E VGA Pattern產生器
附1-F EGO1 開發板XDC 腳位設定
附錄 2
附2-A 32 位元MicroBlaze 處理器SoPC系統層級設計
附2-B Vivaodo 配置MicroBlaze 嵌入式處理器
附2-C Vivado SDK 程式範例
附2-D MicroBlaze 嵌入式處理器置配4位元乘法器IP 

Chapter1 概論
1-1 EGO1 可程式化邏輯開發板
1.1.1 一元素 Xilinx EGO1
1-2 Xilinx Vivado介紹
1.2.1　Vivado FPGA 開發工具
1.2.2　Vivado軟體下載
1.2.3　安裝 Xilinx Vivado
1-3 開始使用 Vivado Xilinx
1.3.1　建立Vivado專案1
1.3.2　建立Vivado專案2
1.3.3　I/O腳位的指定
1.3.4　產生bitstream之分析與合成
1.3.5　FPGA的燒錄
1-4 FPGA 現場可程式化邏輯閘陣列原理
1.4.1 CPLD/FPGA 可規劃邏輯元件
1.4.2 可規劃邏輯單元CLB
Chapter2 加法器電路設計
2-1 半加器
2.1.1 創建半加器
2.1.2 模擬半加器
2-2 全加器
2.2.1 創建全加器電路...