第一章概論1-11-1何謂數位信號處理器1-21-2回顧歷史1-31-3DSP晶片的特性1-51-3.1進階的哈佛架構1-51-3.2硬體乘法器1-71-3.3管線（pipeline）操作1-71-3.4特殊的定址模式1-91-3.5特定功能的DSP指令1-91-3.6晶片內外記憶體架構1-91-4TI的DSP晶片1-10第二章DSP硬體架構2-12-1概論2-22-2CPU狀態和控制暫存器2-52-2.1狀態暫存器ST02-62-2.2狀態暫存器ST12-82-2.3處理器模式狀態暫存器PMST2-112-3算數邏輯單元（ALU）2-142-3.1運算結果飽和的處理2-152-3.2進位（carry）旗號位元2-162-3.3雙16位元模式2-162-4累加器A和B2-182-5滾動式移位器2-182-6乘法/加法運算單元2-202-6.1乘法器的輸入來源2-222-7比較、選擇和儲存單元（CSSU）2-232-8指數編碼2-252-9程式記憶體2-262-9.1內置ROM的組態2-282-9.2內置ROM的內建碼2-302-9.3擴展程式記憶體2-312-10資料記憶體2-342-11輸出入埠（I/O）記憶體2-432-12管線操作基本原理2-43第三章程式發展流程3-13-1公共目的檔格式COFF3-23-2組合語言程式語法3-153-3整合式發展環境－CCS3-20第四章資料定址模式4-14-1立即定址模式4-34-2絕對定址模式4-34-3累加器定址模式4-54-4直接定址模式4-64-4.1以DP為基底的直接定址模式4-74-4.2以SP為基底的直接定址模式4-94-5間接定址模式4-104-5.1單一運算元定址模式4-114-5.1.1ARx作遞增/遞減定址（模式0,1,2或3）4-144-5.1.2ARx+16位元lk位移定址（模式12或13）4-144-5.1.3ARx+/-AR0位移定址（模式5或6）4-154-5.1.4環形定址（模式8,9,10,11或14）4-164-5.1.5位元反轉定址（模式4或7）4-194-5.2雙運算元定址模式4-204-6記憶體映射暫存器定址模式4-224-7堆疊定址模式4-244-8實驗4-264-8.1實驗4-1：定址模式4-264-8.2實驗4-2：C程式之直接記憶體存取4-31第五章代數指令功能介紹5-15-1資料載入與存取運算指令5-25-1.1立即資料的載入5-35-1.2記憶體與累加器間存取指令5-55-1.3並行處理與條件式存取指令5-135-1.4I/O埠,程式與資料記憶體存取指令5-175-2算術運算指令5-205-2.1算術加減運算指令5-215-2.232位元算術加減運算指令5-285-2.3乘法運算指令5-325-2.4乘法後加法(或減法)運算指令5-375-2.5指定功能的運算指令5-435-3邏輯運算指令5-515-3.1AND,OR,XOR等邏輯運算指令5-515-3.2移位與旋轉運算指令5-545-3.3位元測試指令5-585-4程式控制運算指令5-605-4.1直接跳躍與返回指令5-615-4.2呼叫指令5-675-4.3中斷指令5-715-4.4重複運算指令5-735-4.5堆疊運作指令5-755-4.6程式控制指令5-775-5並行運算指令5-805-6實驗5-855-6.1實驗5-1：找最大值及其所在位址5-855-6.2實驗5-2：32位元加減乘運算5-885-6.3實驗5-3：矩陣相乘的運算5-955-6.4實驗5-4：旋積和的運算5-99第六章數值問題6-16-1定點數與浮點數6-26-22's補數6-56-3Q格式6-106-3.1為什麼要使用Q15格式6-146-4運算誤差的處理6-176-5實驗6-216-5.1實驗6-1：數位振盪器6-226-5.2實驗6-2：顯示PROM內正弦波資料6-286-5.3實驗6-3：亂數產生器6-34第七章中斷與週邊裝置7-17-1內建週邊裝置概論7-27-2一般目的I/O7-47-3計時器7-57-3.1計時器的作動原理7-87-4時脈產生器7-117-5中斷7-137-5.1中斷旗號暫存器IFR7-177-5.2中斷遮蓋暫存器IMR7-187-5.3C5402中斷的詳細步驟7-197-5.4中斷運作模式：快速參考7-227-5.5重新映射中斷向量位址7-257-6省電模式7-267-6.1IDLE1省電模式7-277-6.2IDLE2省電模式7-287-6.3IDLE3省電模式7-297-6.4HOLD省電模式7-307-6.5省電模式其它的特性7-307-7增強型8位元主機接口介面7-317-7.1HPI-8基本功能敘述7-337-8實驗7-357-8.1中斷範例－組合語言7-357-8.2中斷範例－C語言7-39第八章Codec與C5402DSK8-18-1概論8-28-2功能描述8-48-2.1ADC訊號傳輸通道8-48-2.2DAC訊號傳輸通道8-78-3串列傳輸8-128-3.1主要串列傳輸8-138-3.2二次串列傳輸8-138-3.3框同步功能8-158-4控制暫存器的位元設定8-198-4.1控制暫存器18-208-4.2控制暫存器28-218-4.3控制暫存器38-228-4.4控制暫存器48-228-5C5402DSK發展板簡介8-238-6AD50AIC傳輸範例8-33第九章串列埠McBSP9-19-1McBSP的一般敘述9-29-2資料框與時脈的設定9-79-3McBSP標準傳輸程序9-189-4u-LAW/A-LAW壓縮與解壓縮9-269-5取樣率產生器9-299-6McBSP多通道選擇控制9-359-7SPI協定9-459-8McBSP控制暫存器9-539-9實驗9-67第十章DMA10-110-1DMA概論10-210-2DMA的操作與設定10-310-3通道內含暫存器10-910-3.1來源和目的位址暫存器10-1010-3.2元件計數暫存器10-1010-3.3同步事件與框計數暫存器10-1110-3.4傳輸模式控制暫存器10-1310-3.5定址模式10-1610-3.6自動初始化10-2310-3.7中斷的產生10-2310-4DMA記憶體映射10-2710-5範例10-2810-5.1不含自動增1的暫存器次定址模式10-2810-5.2包含自動增1的暫存器次定址模式10-3010-5.3自動初始化的資料傳輸10-3110-5.4ABU模式下McBSP的資料傳輸10-3310-5.5雙字元模式下McBSP的資料傳輸10-3510-5.6圖10-5資料分類的資料傳輸10-3710-6實驗：DMA10-39附錄A暫存器A-1附錄B代數指令與助憶指令對照表B-1附錄C程式C-1

第一章概論1-11-1何謂數位信號處理器1-21-2回顧歷史1-31-3DSP晶片的特性1-51-3.1進階的哈佛架構1-51-3.2硬體乘法器1-71-3.3管線（pipeline）操作1-71-3.4特殊的定址模式1-91-3.5特定功能的DSP指令1-91-3.6晶片內外記憶體架構1-91-4TI的DSP晶片1-10第二章DSP硬體架構2-12-1概論2-22-2CPU狀態和控制暫存器2-52-2.1狀態暫存器ST02-62-2.2狀態暫存器ST12-82-2.3處理器模式狀態暫存器PMST2-112-3算數邏輯單元（ALU）2-142-3.1運算結果飽和的處理2-152-3.2進位（carry）旗號位元2-162-3.3雙16位元模式2-162-4累加器A和B2-182-5滾動式移位器2-182...